Projektowanie i układ PCB to proces przekładania schematu elektrycznego na fizyczną płytkę — umieszczanie komponentów, trasowanie ścieżek miedzianych, definiowanie układania warstw i przygotowywanie plików produkcyjnych. Jakość tego tłumaczenia określa, czy płyta pracuje nad pierwszą kompilacją, czy też spędza tygodnie w cyklach debugowania. Złe decyzje dotyczące układu — niewystarczające odstępy, niewłaściwe impedancje ścieżek, niekontrolowane ścieżki powrotne — powodują awarie, których nie da się naprawić żadnym doborem komponentów.
Ustrukturyzowana sekwencja układu zapobiega większości tych problemów. Standardowy przebieg pracy jest następujący: zdefiniuj zarys płytki i układ warstw → najpierw umieść komponenty o dużej szybkości i mocy → wytycz trasę sieciami krytycznymi (zegar, pary różnicowe, płaszczyzny zasilania) → wytycz trasę śladów sygnałów wtórnych → przeprowadź weryfikację reguł projektowych (DRC) → wygeneruj Gerbera i wywierć pliki. Przeskok od razu do wyznaczania trasy bez umieszczenia końcowego jest najczęstszą przyczyną przeróbek.
W przypadku każdej płytki przenoszącej sygnały powyżej 100 MHz, ślady kontrolowanej impedancji nie podlegają negocjacjom. Standardowy 4-warstwowy układ — sygnał/masa/zasilanie/sygnał — zapewnia solidną płaszczyznę odniesienia pod wszystkimi warstwami routingu, utrzymując przewidywalną impedancję ścieżki. Docelowe 50 Ω dla ścieżek single-ended i 100 Ω różnicowe dla większości interfejsów cyfrowych (USB, HDMI, PCIe). Szerokość ścieżki dla mikropaska 50 Ω na FR-4 z dielektrykiem 0,2 mm wynosi około 0,38 mm — ale zawsze należy to potwierdzić danymi stosu producenta, ponieważ grubość dielektryka i Dk (stała dielektryczna) różnią się w zależności od dostawcy.
Umiejscowienie wpływa na wydajność routingu i integralność sygnału. Kluczowe zasady ograniczające liczbę iteracji układu:
Wybór odpowiedniego oprogramowania do projektowania płytek PCB zależy od wielkości zespołu, złożoności płytki i budżetu. Wszystkie nowoczesne narzędzia EDA mają wspólny tok pracy — przechwytywanie schematów → lista sieci → układ PCB → DRC → dane wyjściowe z produkcji — ale różnią się znacznie pod względem możliwości routingu, jakości bibliotek, funkcji współpracy i integracji symulacji.
| Oprogramowanie | Użytkownik docelowy | Maksymalna liczba warstw | Symulacja | Koszt |
|---|---|---|---|---|
| Projektant Altium | Profesjonalne zespoły | 32 | SI, PI, termiczne | $$$$ |
| KiCad | Twórcy, startupy | 32 | Podstawowa PRZYPRAWA | Bezpłatny |
| Orzeł (Fusion 360) | Hobbyści, małe zespoły | 16 | Ograniczona | Bezpłatny–$$ |
| OrCAD/Cadence | Przedsiębiorstwo / przemysł lotniczy | 40 | Pełny pakiet SI/PI | $$$$ |
| EasyEDA/LCEDA | Prototyp, najpierw w chmurze | 16 | Żadne | Bezpłatny–$ |
Dla profesjonalnych zespołów sprzętowych, Projektant Altium pozostaje branżowym punktem odniesienia w zakresie projektowania płytek o dużej gęstości i szybkości — interaktywny router, różnicowe zarządzanie parami i natywna integracja 3D MCAD uzasadniają koszty złożonych projektów. KiCad 7 znacznie wypełnił lukę w przypadku płyt 4–8-warstwowych i jest teraz domyślnym rozwiązaniem dla sprzętu typu open source. Zespoły, dla których priorytetem jest współpraca w chmurze i bezpośrednia integracja z fabrykami, coraz częściej korzystają z EasyEDA w połączeniu z JLCPCB w celu uzyskania szybkich cykli prototypowania krótszych niż 72 godziny.
Schemat ideowy płytki PCB jest logiczną reprezentacją obwodu elektronicznego — definiuje każdy komponent, każde połączenie elektryczne i każde oznaczenie odniesienia, ale nie zawiera informacji o fizycznym rozmieszczeniu. Schemat jest umową pomiędzy projektantem obwodów a inżynierem układu: każda siatka na schemacie musi być poprawnie wykonana z miedzi na płytce, bez niezamierzonych połączeń i żadnych brakujących.
Schemat obwodu płytki PCB jest zgodny ze standardowymi konwencjami, dzięki czemu jest czytelny dla zespołów i platform oprogramowania:
Kontrole reguł elektrycznych (ERC) w narzędziu do tworzenia schematów wychwytują większość błędów okablowania, zanim projekt osiągnie układ — niepołączone styki, styki zasilane z wielu źródeł, konflikty zasilania. Uruchomienie ERC do zera błędów przed eksportem listy sieci jest obowiązkowe; układ nie może naprawić błędu schematu.
Płytka PCB w podkładce umieszcza otwór przelotowy lub ślepą przelotkę bezpośrednio w płycie lądowej SMD komponentu, zamiast prowadzić krótką ścieżkę z podkładki do pobliskiej przelotki. Technikę tę stosuje się głównie w przypadku układów BGA o drobnym skoku (zestawów układów siatki kulkowej), QFN i innych komponentów, w których odstęp między podkładkami jest zbyt mały, aby poprowadzić ścieżkę ucieczki wzdłuż podkładki.
Poprowadzenie krótkiego odcinka ścieżki z podkładki BGA do przelotki wprowadza indukcyjność i może utworzyć odcinek, który odbija sygnały o wysokiej częstotliwości. Via in pad całkowicie eliminuje ten ślad, zmniejszenie indukcyjności pasożytniczej o 30–50% w porównaniu do śladu ucieczki psiej nogi o grubości 0,5 mm. W przypadku interfejsów DDR5, PCIe Gen 4/5 i 10GbE pracujących z szybkością powyżej 8 GT/s różnicę tę można zmierzyć na marginesie diagramu oka.
Przelotka w podkładce umożliwia również ściślejsze prowadzenie wyjścia BGA — BGA o rozstawie 0,65 mm ma tylko ~0,25 mm pomiędzy krawędziami podkładki, co nie pozwala na umieszczenie standardowej przelotki obok podkładki bez naruszenia zasad dotyczących minimalnego pierścienia pierścieniowego i prześwitu. Przez wkładkę jest jedyną realną strategią ucieczki w przypadku pakietów o rozstawie mniejszym niż 0,5 mm.
Podkładka przelotowa wymaga specjalnej obróbki produkcyjnej, która zwiększa koszty. Beczka przelotowa musi być wypełnione przewodzącą lub nieprzewodzącą żywicą epoksydową i zakryte (powlekane) przed nałożeniem maski lutowniczej. Bez wypełnienia lutowie spływa w dół przelotki podczas rozpływu, głodząc złącze i powodując sporadyczny kontakt lub puste przestrzenie odgazowujące. W notatkach dotyczących fabryki wyraźnie określ „przez płytę nasadki wypełniającej” — nie jest to proces domyślny. Należy spodziewać się 15–25% wyższych kosztów produkcji płytek typu „via-in-pad” w porównaniu ze standardowymi przelotkami.
Mapa termiczna PCB to wizualna analiza rozkładu ciepła — generowana albo w drodze symulacji przed produkcją, albo za pomocą pomiaru kamerą na podczerwień (IR) na płytce pod napięciem — która pokazuje, które obszary PCB przekraczają bezpieczną temperaturę roboczą. Gorące punkty powodują przyspieszone starzenie się komponentów, zmęczenie połączeń lutowanych i całkowite wyłączenie termiczne w układach scalonych zarządzania energią, tranzystorach MOSFET i regulatorach liniowych.
Nowoczesne oprogramowanie do projektowania płytek PCB z symulacją termiczną (Ansys Icepak, Cadence Celsjusza, zintegrowany solwer termiczny Altium) generuje mapy gorących punktów, stosując wartości rozpraszania mocy do każdego elementu i rozwiązując równanie przewodzenia ciepła na całej płytce. Wymagane dane wejściowe obejmują komponent theta-JB (opór cieplny połączenia z płytką), pokrycie miedzią, gęstość i temperaturę otoczenia oraz warunki przepływu powietrza. Płyty o gęstości mocy powyżej 5 W/cm² prawie zawsze wymagają symulacji przed pierwszą budową — przeróbka problemów termicznych po wyprodukowaniu jest kosztowna, a czasami niemożliwa bez ponownego przykręcenia płyty.
W przypadku tablic wbudowanych kamera FLIR lub podobna kamera średniofalowa na podczerwień o rozdzielczości 320 × 240 lub lepszej może rozróżnić gorące punkty do pojedynczych pól QFN, jeśli jest obsługiwana w odpowiedniej odległości roboczej. Uruchom płytkę przy pełnym obciążeniu znamionowym na co najmniej 10 minut przed wykonaniem zdjęć termowizyjnych — temperatura powierzchni potrzebuje kilku minut, aby osiągnąć stan stabilny, a wczesne odczyty zaniżają szczytowe temperatury złączy. Dowolna temperatura powierzchni powyżej 85°C w standardowych warunkach otoczenia wymaga dochodzenia; temperatura obudowy wielu komponentów konsumenckich wynosi 85°C, co oznacza, że temperatura złącza wewnętrznego jest już bliska lub wyższa od wartości granicznej.
Po zidentyfikowaniu punktów aktywnych najskuteczniejszym rozwiązaniem są poprawki na poziomie układu:
Wiedza o tym, jak skutecznie rozwiązywać problemy z płytką PCB, oddziela inżynierów, którzy zamykają pętle debugowania w ciągu kilku godzin, od tych, którzy spędzają całe dnie na losowej wymianie komponentów. Kluczem jest stosowanie zorganizowanej metody izolacji, a nie zgadywanie — większość usterek PCB jest zlokalizowana w pojedynczym bloku funkcjonalnym, a systematyczne pomiary szybko zawężają dziedzinę uszkodzeń.
Przed podłączeniem zasilania do nowej lub podejrzanej płytki sprawdź wizualnie i za pomocą multimetru. Sprawdź mostki lutownicze na układach scalonych o drobnej podziałce (lupa 10× lub mikroskop cyfrowy pod kątem 40× ujawnia mostki niewidoczne gołym okiem), zweryfikuj elementy wrażliwe na polaryzację (czapki elektrolityczne, diody, układy scalone z asymetrycznymi pinami) i zmierz rezystancję pomiędzy szynami zasilającymi i uziemiającymi. Rezystancja poniżej 10 Ω na głównej szynie zasilającej przed włączeniem zasilania wskazuje na zwarcie — przyłożenie napięcia do zwartej płytki stwarza ryzyko spalenia śladów i zniszczenia podzespołów.
Ustaw szyny zasilające w kolejności, zaczynając od głównego wejścia i przechodząc przez każde wyjście regulatora. Sprawdź napięcie na styku wyjściowym regulatora, a następnie na stykach zasilania układu scalonego — spadek napięcia między tymi dwoma punktami wskazuje na rezystancję ścieżki lub przelotkę ze słabym pokryciem. Sprawdź tętnienie na każdej szynie za pomocą oscyloskopu (sprzężenie AC, ograniczenie szerokości pasma 20 MHz); przekroczenie tętnienia 50 mV międzyszczytowe na zasilaniu cyfrowym może powodować błędy logiczne imitujące błędy oprogramowania sprzętowego.
Podziel płytkę na bloki funkcjonalne — zasilanie, MCU, komunikacja, urządzenia peryferyjne — i w miarę możliwości przetestuj każdy z nich osobno. W przypadku MCU, który nie uruchamia się, najpierw upewnij się, że oscylator kwarcowy działa (zmierz pin XTAL za pomocą oscyloskopu; płaski sygnał oznacza brak oscylacji), następnie sprawdź, czy pin resetowania jest prawidłowo zwalniany, a następnie sprawdź interfejs debugowania SWD/JTAG. Analizator logiczny na magistrali pomaga odróżnić problemy z oprogramowaniem sprzętowym od awarii sprzętu — jeśli obecny jest prawidłowy zegar SPI i sygnały MOSI, ale MISO milczy, usterka znajduje się za MCU.